1. Port

Port: registro temporario en la electrónica intermediaria contenida en chips de la motherboard, dedicado a guardar datos en tránsito entre periféricos y la porción central, en una operación de entrada y salida. Un port solo opera con información digital.

Cuando se habla de buffer se habla de un determinado conjunto de registros (o conjuntos de ports) que permiten que se traten determinadas acciones en tiempos distintos (Trabaja en zona de memoria y no en chips de mother).

2. Interfaz

Interfaz: conjunto de comandos y/o métodos que permiten la intercomunicación del programa con cualquier otro programa o entre partes del propio programa o elemento interno o externo. Los periféricos son controlados por interfaces.

La interfaz es el punto que existe entre dos elementos. Es un punto de conexión.

La interfaz (controladora) de una unidad de disquetes debe indicársele, como ser: que active el motor, el cilindro, pista y sector a acceder, y si debe leer o escribir. Estos comandos permanecen en los registros destinados a ellas en la interfaz denominados ports de control, hasta que la electrónica del periférico los lleve a cabo.

En conclusión, podemos decir que la interfaz tiene una relación directa con las órdenes.

3. Dirección de un Port

Cada interfaz puede verse en parte como una pequeña memoria RAM, cuyos registros ports se pueden leer o escribir del mismo modo que si fueran posiciones de memoria, para lo cual cada port tiene asignado en una interfaz un número fijo que es su dirección.

4. Direcciones Lógicas y Físicas

Las direcciones lógicas son: una interfaz ligada a la UCP a través de un bus, con líneas para direcciones, datos y control. Las direcciones físicas son: una interfaz controladora de las unidades de disquetes de 3 1/2 y 5 1/4, por un lado se comunica con un bus ISA en cuyos sócalos se inserta, y con otro por la electrónica del periférico, que controla el movimiento del motor, cabezal, lectura/escritura del disquete y otras acciones.

5. Registros Ports en Plaqueta de Interfaz

Los registros ports para datos de una plaqueta de interfaz (“Electrónica intermedia”) constituyen una parte esencial de la misma, y están vinculados directamente con la electrónica del periférico conectado a ella.

El número de estos registros en general no llega a diez, y está en relación con la cantidad de comandos a enviar a la electrónica del periférico, y la cantidad de información que envía ésta hacia registros ports de interfaz que indican el “status” del periférico (port de status).

Buses

Un BUS es un camino eléctrico constituido por líneas conductoras, que permiten intercambiar información binaria entre 2 o más dispositivos.

El controlador de BUS se encarga de decir cuál será el próximo dispositivo que se activará para seguir con la secuencia para iniciar la transferencia de datos. El controlador denomina al “máster” y al “Slave” o “target”, el máster selecciona el dispositivo, mientras que el Slave o target es el dispositivo en el cual se realizará la transferencia.

Un protocolo de arbitraje es para que puedan comunicarse entre los dispositivos, y genera la secuencia de pasos a seguir para que esta comunicación sea posible.

Si un BUS es Sincrónico, una de las líneas de control designada “clock” o Mhz recibe pulsos regularmente espaciados en el tiempo, generados por un oscilador, los cuales marcan los instantes en que se pueden activar o desactivar líneas de control, o enviar direcciones o datos.

En un BUS Asincrónico, a partir de la activación de una línea por un máster en un instante no regido por un clock se sucede en respuesta de la activación de otra línea por el Slave, a la cual puede seguir la activación de otra. Así la activación de una línea depende de la activación de otra, pero no del clock.

Fases de una transacción en un BUS

Contiene 2 Fases: el envío de una dirección seguida por el envío de los datos. La velocidad a la que transmiten está limitada por su longitud y por el número de dispositivos conectados al mismo.

Bus PCI

El bus PCI (Componente de Interconexión Periférica) fue creado por Intel y se ha constituido en un estándar para los fabricantes de motherboards por su independencia del procesador y subsistema de memoria usados y también por su versatilidad de conexionado con otros buses plug and play.

Es un bus sincrónico de 66 Mhz. Si se trabaja con 64 líneas de un PCI, se pueden enviar 8 bytes en cada ciclo.

La transferencia en BURST en un bus PCI consiste en la acción de transferir en modo ráfaga muchos bytes consecutivos.

A diferencia de otros buses, en el PCI un Burst no tiene tamaño fijo, es decir que continúa hasta que uno de los 2 dispositivos intervinientes indique fin de transferencia, o si otro de alta prioridad debe usar el bus.

Puente PCI permite la comunicación entre dos de los tres buses citados por vez. Además contiene buffers inteligentes, para el re-envío de datos que temporalmente guarda según distintas necesidades. Así permiten que la UCP y el puente trabajen en paralelo de manera que se intercambien datos entre dos dispositivos del PCI mientras la UCP direcciona memoria.

Un árbitro del bus PCI es el encargado de otorgar el control del bus entre varios dispositivos que luchan por dicho control para ser Maestros o Esclavos.

De los dispositivos conectados al PCI incluidas las interfaces, solo 2 por vez pueden comunicarse a través del mismo: el indicador o bus máster (M) al cual el árbitro le otorgó el control del bus entre varios dispositivos que pujaron por dicho control para ser M y el target (destinatario) o slave (S).

Bus USB

USB: Se trata de un bus exterior al gabinete de una computadora, uno de sus extremos se conecta al bus PCI mediante un adaptador-controlador SCSI.

Se dan 4 tipos de transferencias en USB:

• Isócrona: Se transmite una secuencia de paquetes de tamaño fijo, a intervalos regulares que depende de la aplicación de tiempo real que se trata. Así se garantiza velocidad de transferencia constante, como se requiere entre telecomunicación.
• Masiva: las transmisiones de los paquetes no son periódicas, pero se efectúan altas velocidades, al fin de enviar rápidamente importantes cantidades de datos. Estas transferencias pueden realizarse entre 2 isócronas.
• Interrump-data: dado que el USB no reconoce interrupciones, para la usada para manejar el evento de apretar – soltar una tecla del teclado, si se conecta este al USB se requiere que una subrutina del S.O 50 mseg pregunte si sucede tal evento a fin de que se transfiera el código de las teclas.
• De control: son transferencias entre el CAUSB y un dispositivo de bus, para leer en los registros de esta información necesaria para su configuración.

El CAUSB decide qué dispositivo puede recibir o enviar datos a través del conexionado. Inicia todas las transferencias, para la cual acceden a la lista transacciones preparadas por un software, y las traduce en paquetes que envía por el bus.

El SSW debe determinar si es compatible con el USB lo identifica para poder manejarlo, el CSW ve a cada dispositivo conectado al USB como unidad lógica identificable por un número, denominado “función”.

Memoria Caché

La memoria caché de un procesador es una pequeña memoria rápida SRAM ubicada entre la UPC y la memoria principal DRAM, que sirve para simular una memoria principal con un tiempo de acceso semejante al de la SRAM.

Niveles de Memoria Caché y Características

El primer nivel está constituido por la caché interna que el microprocesador lleva integrado junto con el controlador de caché. A este caché se accede tan rápidamente como a los registros de la UCP.

Un segundo nivel lo constituye un caché externo al procesador, conformado por los chips SRAM opcionales, que pueden insertarse en los sócalos de la “motherboard”.

Proximidad espacial: se refiere al corto espacio que hay entre las instrucciones cercanas que le siguen en orden.

Proximidad temporal: se refiere a la alta probabilidad de que una instrucción se repita reiteradas veces, como ocurre con los ciclos.

Un “hit” es el acierto de encontrar en el caché el contenido de una dirección solicitada al MP.

Cada computador tendrá su pirámide particular.

Desde el nivel superior del vértice, correspondiente a la pequeña RAM que forman los registros de las UCP, hasta la base de la pirámide, al pasar de un tipo de memoria a otra, se tiene en cuenta que:

• Aumenta el tiempo de acceso.
• Aumenta la capacidad.
• Disminuye la frecuencia de acceso a la información almacenada y aumenta el tiempo de permanencia de la información almacenada.
• Disminuye el costo del byte almacenado.

Pipeline y Multiprocesamiento

Un pipeline permite procesar simultáneamente diversas etapas de distintas instrucciones, completándose en cada etapa una parte de la ejecución de cada instrucción.

El multiprocesamiento consiste en tener varios procesadores operando juntos, en paralelo, de modo de poder ejecutar, en forma independiente, varias instrucciones de un mismo programa, o varios programas independientes, u operar con diversos datos a un mismo tiempo.

La multiprogramación consiste en la ejecución alternada por una UCP de varios programas que están en memoria principal. Dada la velocidad de procesamiento, puede parecerle al usuario como simultánea la ejecución de dos o más programas cuya ejecución en realidad se alterna muy rápidamente.

Arquitecturas RISC y CISC

Características RISC

• Instrucciones de formato fijo.
• La UC de un RISC no contiene ROM de control.
• Los RISC poseen un número elevado de registros, éstos pueden usarse para el manejo de llamados, en lugar de perder tiempo para escribir y leer la pila ubicada en memoria.
• Por necesidad de velocidad, fue la existencia de un caché interno para instrucciones, y para otros datos.

Características CISC

• Instrucciones que ocupan distinta cantidad de bytes.
• Debe tener una ROM con los microcódigos.
• Los CISC pierden mucho tiempo en las instrucciones de llamada a subrutina y en las interrupciones, dado los consiguientes accesos a la pila de memoria principal que requieren.