Sistemas de Adquisición de Datos (SAD)

Objetivos

Los SAD pretenden acondicionar y procesar señales analógicas para ser usadas por dispositivos digitales.

Características de las diferentes estructuras de SAD

• Pueden ser monocanal (una única señal) o multicanal.
• El SAD está compuesto por un sensor, un acondicionamiento, un S&H y un ADC.
• Podemos multiplexar antes de acondicionar si las señales son del mismo tipo; después del S&H si queremos tener varias señales en el mismo tiempo; después del ADC si queremos conversiones más rápidas. Cuanto más tarde multiplexes, más recursos se repiten.

Frecuencia de Nyquist

El espectro de la señal muestreadora es un tren de deltas en frecuencias múltiplos de f_s. De forma general, el muestreo provoca que el espectro de la señal original se repita centrado en múltiplos de la frecuencia de muestreo. Aplicando un filtro pasobajo te quedas solo con la señal original. Para que no se te solape, la frecuencia de muestreo debe ser al menos 2 veces la frecuencia máxima de la señal muestreada (f_nyq).

Características filtro antialiasing

• Banda de paso con ganancia constante.
• Caída abrupta para limitar el aliasing.
• Baja distorsión de fase.

Sobremuestreo

• Condiciones menos estrictas para el filtro antialiasing.
• Mejora la resolución al mejorar el SNR (es como tener más bits).
• Facilidad de aplicar filtros digitales (media móvil, reducir número muestras).

Es posible recuperar una señal muestreada por debajo de la frecuencia de muestreo de Nyquist si son señales con espectro acotado (límite inferior mayor que cero). Filtro paso banda en lugar de paso bajo.

Error de cuantificación

Es intrínseco a la conversión analógico-digital. Tiene una función de distribución uniforme entre 0 y –q, de media –q/2. Se introduce un offset de q/2 para que el error medio sea 0. err_max=q/2.

Escalón de cuantificación

Es el coeficiente de proporcionalidad que hay entre el código digital que recibe un DAC y la señal analógica que muestra a su salida.

Sobremuestreo en la reconstrucción (D-A)

Cuanto mayor sea la frecuencia de muestreo, el espectro de la señal muestreada está más “separado” por lo que es más fácil filtrarla sin que las imágenes se solapen, por lo que al reconstruir la señal estamos cogiendo solo la parte que nos importa, no sus armónicos.

Filtro reconstructor DAC

En la banda de paso es como el pico de un seno. Esto es porque al convolucionar la señal con una sinc, la sinc entorno a cero es un senoidal. La resultante se vería atenuada. La caída debe ser abrupta. En la práctica un filtro paso bajo normal sirve.

Interpolación antes de una conversión digital analógica

Reduce el escalón de cuantificación.

Error de offset

De un ADC/DAC en bits es la diferencia entre el punto de conmutación ideal (q/2) y el real.

• DAC: Diferencia entre la salida ideal y real para el código 0.
• En ambos casos un bit o LSB equivale a q.

Error de ganancia

Diferencia entre la pendiente de la función de transferencia ideal y real. En bits indica el error a fondo de escala si se ha corregido el error de offset.

DNL

Error de linealidad diferencial. Differential Nonlinearity error. ADC: Máxima diferencia entre el tamaño del escalón de cuantificación real e ideal. DAC: Dif. máx. entre el incremento a la salida ante un incremento unitario del código y el valor teórico de q. En un ADC, si es muy grande (inferior a -1 LSB), puede haber códigos omitidos.

INL

Error de linealidad Integral-Integral Nonlinearity error. Diferencia máxima de la función de transferencia real (ajustada en offset y ganancia) y la recta representada por la función de transferencia ideal.

Error de monotonicidad

Se produce en un DAC con errores de linealidad DNL. Produce un cambio puntual del signo de la pendiente en la función de transferencia. En este caso, al incrementar el código en 1q, la tensión de salida se reduce en lugar de incrementarse. Puede ser un problema, por ejemplo, en algunos sistemas de control.

1. Defina el error absoluto de un ADC/DAC

   -Es la máxima diferencia entre la función de transferencia real y la recta ideal, sin corregir errores de offset ni de ganancia. En el caso del ADC incluye el error de cuantificación.

2. Calcule la SNR de un ADC ideal supuesto que a la entrada tiene una señal senoidal de amplitud pico-pico V_pp/2

   -(3n-4,25)dB. q = FS / 2^N;P_N = q² /12 = FS²/12-2^2N;P_S = ( V_rms)²=FS² / 32;

3. Defina el SINAD

   .

-Signal to Noise And Distorsion. La diferencia de signo es porque el THD es el cociente entre el

₁

ruido y la senal, y el SNR es al contrario. ^SINAD=^{10 log ( –snr}                                               thd⁾

10 ¹⁰ +10 ¹⁰

1. Defina el numero efectivo de bits (ENOB).

-Representa el numero de bits de un ADC ideal con una SNR igual al SINAD del ADC real.

1. Defina el SFRD.

-Spurious Free Dinamic Range. Diferencia en dB entre la potencia de un tono con amplitud FS y la maxima amplitud del tono presente en la salida no presente a la entrada. Se debe a la no linealidad.

1. Ejemplo transparencia 14.

– Vo=qD                  q = Vf 2^N

1. Inconvenientes de un DAC binario o de resistencias ponderadas.

-Es dificil mantener la exactitud en la relation entre resistencias si el numero de bits es grande.

1. Defina las ventajas de un DAC con generadores de corriente.
2. Calcule la VOUT del DAC de la figura superior de la transparencia 19.

-Analizar un circuito sin mas. Cuidado de no confundir unos nudos con otros.

1. ^Que es un DAC multiplicador?

-Aquel cuya tension de referencia es variable, por lo que su salida tambien varia.

1. Calcule la tension de referencia del AD7524 (transparencia 21) para que la corriente de salida
   

IOUT1 varie exactamente entre 0 y Imax

1. Ejercicios transparencia 22.
2. Calcule la incertidumbre en la tension de entrada de un ADC en funcion del codigo digital de salida.

-±q/2

1. 
   Calcule el codigo de salida de un ADC en funcion de la tension de entrada.
2. Describa los tipos de ADC y sus principales caracteristicas.

-Flash. Tiene 2^N resistencias y 2^N-1 comparadores. Se usan para pocos bits porque si no se van de precio. Tiempo de conversion muy pequeno.

Aproximaciones Sucesivas (SAR). Hacen una busqueda binaria. Se realimenta el comparador con un DAC. A mayor N mayor tiempo de conversion.

Pipeline. Utilizan ADC flash de pocos bits y DAC. Mas resolution que los flash por el mismo precio y menos tiempo de conversion que los SAR.

Integrador de doble rampa. Se compara una rampa creada por un integrador con una Vref y con Vi. El tiempo que tarda en cruzar 0 es proporcional a la senal de entrada. La precision depende del reloj, no de los componentes. Gran resolucion y economicos.

Delta-sigma. Se compara con un DAC de un bit si la senal es mayor o menor que la anterior. Se integra el error. El sobremuestreo elimina eficazmente el ruido.

1. Calcule las tensiones VI- y VREF del ADC de la transparencia 23 para conseguir la maxima resolucion, si la tension que se desea convertir varia entre 1,5V y 3 V.

-1,5V

1. idem si se desea que el error a fondo de escala no sea mayor al resto de las posiciones supuesta la cuantificacion con redondeo.

-Vref=1,5+q/2

1. Dibuje el modelo equivalente de dos puertas de transmision de un mismo chip adyacentes.
   
2. idem de una puerta en regimen estatico en estado ON/OFF.
3. ^dem en regimen dinamico.
4. 
   Calcule el incremento de tension maximo que se produce en la salida de una puerta debido a la senal de control.
5. Defina los parametros de un S&H.

-Tiempo de adquisicion. Es el tiempo que ha de estar muestreando para que el condensador se cargue al valor de entrada. Depende de la capacidad y la impedancia. Cuanto menos error mas Ta. Tiempo de apertura. Tiempo desde que se ordena abrir hasta que el condensador queda aisaldo. Tiempo de establecimiento. Desde la orden de hold hasta que el condensador alcanza su valor final. Jitter de apertura. Incertidumbre en el tiempo de apertura.

Drop rate. Velocidad de variacion de la tension del condensador en modo hold. Corrientes de bias. Feedthrough. Efecto de la entrada sobre la salida en hold. Acoplamiento de la entrada con el condensador debido a capacidades en la puerta de transicion.

Hold step. Incremento de la tension del condensador por la senal de control. Capacidades transistor.

1. Calcule la frecuencia maxima de una senal senoidal ajustada al fondo de escala de un ADC de 12 bits sin muestreo, con tiempo de conversion de 5 p,s para que el error en la conversion debido a su variacion sea inferior a q/2.

FS                                                                         1

q^/2=—12;^FS=^2A;^dmax= ^Aw;^dmax^t/2;^fmax

2-2                                                                   2 2 pi-t

1. 
   idem de una senal triangular.
2. Calcule la frecuencia de conversion maxima de un sistema mono canal con muestreo.

^{– T} muestreo_min^T ADQ+^T retention + ^T conversion ^{Tamp no se cosidera}.

1. 
   idem de los diferentes sistemas multicanal.

_n ^max ( ^TMX, ^T conversion

T                =T +T +(T

-l muestreo –¹– retencion –¹– ADQ V^±

1. Calcule la frecuencia de conversion de cada uno de los canales del sistema multicanal de la transparencia 6, supuesto que tiene 4 canales de entrada y que la frecuencia de muestreo de los canales 0 y 1 son iguales e igual al doble de la de los canales 2 y 3.
2. En un sistema multicanal como el la transparencia 4, los sensores tienen una impedancia de salida de 10K que proporcionan una tension que varia en un rango de 200mV. La capacidad equivalente del multiplexor, los cables y la entrada del amplificador es de 5nF. El amplificador tiene una ganancia G=25, un SR de 5V/p,s y un ancho de banda de 100MHz. El S&H tiene un tiempo de adquisicion de 500 ns con un error del 0,01%, un tiempo de establecimiento de 20 ns con un error de 0,5 mV El tiempo de conversion del ADC de 10 bits es de 5p,s. Calcule la maxima frecuencia de conversion, supuesto que se muestrean 4 canales de forma secuencial.